PATENT ABSTRACTS OF JAPAN

(11)Publication number:

05-273520

(43) Date of publication of application: 22.10.1993

(51)Int.CI.

1/133 G02F G02F 1/133 G02F 1/133

GO9G 3/36

(21)Application number: 04-067392

(71)Applicant: SHARP CORP

(22)Date of filing:

25.03.1992

(72)Inventor: **OKADA HISAO**


TAKARADA TAKESHI

(54) DRIVING CIRCUIT FOR DISPLAY DEVICE

(57)Abstract:

PURPOSE: To supply a reference voltage by a small-capacity electric power by providing a current amplifying circuit at the output of the diving circuit.

CONSTITUTION: Digital data D0-D2 outputted from a hold flip-flop 12 are inputted to a decoder 13. The decoder 13 sets only one of outputs corresponding to the values of the digital data D0-D2 to '1' and turns ON the analog switch whose control input is connected to the output. Then one of reference voltages V0-V7 inputted to the analog switch 14 is inputted to a current amplifier 15. The analog driving signal On outputted from this current amplifier 15 is sent as the output of the driving circuit 1 to pixels of a liquid crystal display device. The current amplifier 15 is large in input impedance and small in output impedance, so a large current can be supplied to the pixels nearly without flowing to the input side.



LEGAL STATUS

[Date of request for examination]

26.01.1996

[Date of sending the examiner's decision of rejection]

04.06.1998

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3007745

[Date of registration]

26.11.1999

[Number of appeal against examiner's decision of rejection] 10-10351

[Date of requesting appeal against examiner's decision of

06.07.1998

rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平5-273520

(43)公開日 平成5年(1993)10月22日

(21)出願番号	}	特願平4-67392		(71)出願		49 7株式会社	£		
					審査請求	未請求	請求項の数3(全 9	頁)
G 0 9 G	3/36	0.0	7319-5G						
•		5 1 0 5 7 5	7820-2K 7820-2K						
(51) Int.Cl. ⁵ G 0 2 F	1/133	識別記号 5 2 0	庁内整理番号 7820-2K	FI			技術	表示	簡所
(51) 1 . 01 5		2M 0-12-1 F1	place and deferred and 172				11.41		

(72)発明者 岡田 久夫 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 寶田 武

大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (74)代理人 弁理士 山本 秀策

大阪府大阪市阿倍野区長池町22番22号

(54) 【発明の名称】 表示装置の駆動回路


(57)【要約】

(22)出願日

【構成】 アナログスイッチ14の出力を一括し電流増 幅器15を介して駆動回路1の出力とする。

平成4年(1992) 3月25日

【効果】 各階調ごとに大容量の電源を用意する必要が なくなる。また、LSI内部で分圧によって各階調に対 応する多数の電圧を得ることができるので、電源用の入 力端子数を少なくすることができるようになる。



1

【特許請求の範囲】

【請求項1】 階調を示すディジタルの映像信号を復号 するデコーダと、複数の基準電圧を供給する基準電圧源 と、デコーダの出力に応じて基準電圧源の基準電圧を選 択して出力する基準電圧選択回路とを備えた表示装置の 駆動回路において、

上記基準電圧選択回路の出力を電流増幅器を介して表示 装置に供給することを特徴とする表示装置の駆動回路。

【請求項2】 基準電圧源が接地電圧に対する1又は2 基準電圧を得る回路である請求項1に記載の表示装置の 駆動回路。

【請求項3】 基準電圧選択回路がデコーダの出力に応 じて1又は2の基準電圧を選択し、1つの基準電圧を選 択した場合にこの電圧を出力し、2つの基準電圧を選択 した場合にはこれらの電圧を分圧した中間の電圧を出力 することにより各階調に対応する出力電圧を得る回路で ある請求項1又は請求項2に記載の表示装置の駆動回 路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、階調を示すディジタル の映像信号をD/A変換して階調ごとに電圧の異なるア ナログ駆動信号を出力する表示装置の駆動回路に関す る。

[0002]

【従来の技術】液晶表示装置等のように応答速度の遅い 表示装置では、各絵素ごとにシリアルに送られて来る映 像信号をソースドライバLSIの各駆動回路が一定期間 保持して出力し続けることができるようになっている。

【0003】カラー液晶表示装置に使用されるこのよう なソースドライバLSIの構成を図7に示す。

【0004】RGBの各色の映像信号は、それぞれ3ビ ットずつのディジタルデータによって構成され、これに よって各色ごとに8段階の階調を表示できるようになっ ている。また、この3ビットずつのディジタルデータ は、RGBの各色ごとに9ピットずつ順次シリアルに送 られて来る。

【0005】駆動回路1は、上記映像信号におけるRG 40組、即ち120個備えた回路を示している。各駆動 回路1は、サンプリングパルスTsuri~Tsurioによっ て3 ビットのディジタルデータをそれぞれサンプリング し保持すると共に、出力パルスOEによってこの3ビッ トのディジタルデータをD/A変換し、8段階の基準電 圧Vo~Vrのいずれかの電圧を有するアナログ駆動信号 O1~O120に変換して出力することができるようになっ ている。

【0006】上記サンプリングパルスTsuri~Tsurio は、図示しないシフトクロック回路によって一定周期ご 50

とに発生される40種類のパルスであり、この一定周期 の間に順次異なるタイミングで出力されるそれぞれのサ ンプリングパルスTsuri~Tsurioが各組の3個の駆動 回路1に入力されるようなっている。従って、各組の駆 動回路1では、このサンプリングパルスTsuri~T suraoによってRGBの各色のディジタルデータをサン

プリングし保持する。

【0007】また、上記出力パルスOEは、サンプリン グパルスTsuri~Tsurioの1周期ごとに発せられるパ 以上の電源電圧を分圧することにより各階調に対応する 10 ルスである。従って、全ての駆動回路1は、それぞれの タイミングでサンプリングしたディジタルデータを、こ の出力パルスOEによって一斉にアナログ駆動信号Oi ~O120 に変換し、この駆動信号O1~O120 の出力を次 の出力パルスOEが発せられるまで保持することができ

> 【0008】上記ソースドライバLSIにおける第n番 目の駆動信号〇。を出力する従来の駆動回路1を図8に 示す。

【0009】3ビットのディジタルデータDo~Dzは、 20 サンプリングフリップフロップ11に入力され、サンプ リングパルスTsuraの立ち上がり時にラッチされるよう になっている。また、このサンプリングフリップフロッ プ11にラッチされたディジタルデータDo~Dzは、出 カパルスOEの立ち上がり時にホールドフリップフロッ プ12にラッチされるようになっている。従って、この ホールドフリップフロップ12は、一旦ラッチしたディ ジタルデータDo~Daを次の出力パルスOEの立ち上が り時まで出力し続けることができ、サンプリングフリッ プフロップ11は、この間に次のディジタルデータDo 30 ~D₂のサンプリングを行うことができる。

【0010】上記ホールドフリップフロップ12が出力 するディジタルデータDo~Doは、デコーダ13に入力 されるようになっている。デコーダ13は、3ピットの ディジタルデータDo~Dzを復号して、8つの出力のう ち1つのみを選択する回路である。そして、このデコー ダ13の8つの出力は、8個のアナログスイッチ14の 制御入力にそれぞれ接続されている。従って、デコーダ 13は、入力されたディジタルデータDo~D₂の値に対 応する1個のアナログスイッチ14のみを選択して導通 Bの3色に対応して3個ずつ設けられ、図ではこれらを 40 させることになる。また、各アナログスイッチ14に は、それぞれ8段階の電圧を有する基準電圧Vo~Vrが 入力されると共に、これら各アナログスイッチ14の出 力が一括されて駆動回路1の出力を构成するようになっ ている。従って、デコーダ13によって1個のアナログ スイッチ14が選択されて導通すると、このアナログス イッチ14を介していずれか1つの基準電圧Vo~Vrの みが駆動回路から出力されることになり、これによって D/A変換したアナログ駆動信号O_aの出力を得ること ができる。

[0011]

【発明が解決しようとする課題】ところが、上記従来の 駆動回路1では、基準電圧Vo~V1がアナログスイッチ 14を介してそのまま表示装置に送られるので、この基 準電圧 V₀~V₁を供給する電源が直接各絵素を駆動する ことになる。しかも、液晶表示装置等では、上記のよう に多数の駆動回路1が一斉にアナログ駆動信号O』を出 力するため、この駆動電流が大きなものとなる。

【0012】このため、従来の駆動回路1では、基準電 圧 V₀ ~ V₇ における 8 段階の各電圧ごとに大容量の電源 が必要となり、電源回路が複雑かつ高価なものになると 10 いう問題があった。しかも、映像信号の階調を表すディ ジタルデータのビット数が増加すれば、この基準電圧の 段階数も指数的に増大する。従って、より豊富な階調を 有する映像信号を取り扱う駆動回路では、大容量の電源 がさらに多数必要となるだけでなく、これらの駆動回路 を集積化した場合に、外部から供給する電源の入力端子 数が多くなりすぎ、実質的にLSIの製造が不可能にな るという問題も生じていた。

【0013】本発明は、上記事情に鑑み、駆動回路の出 力に電流増幅回路を設けることにより、容量の小さな電 20 源によって基準電圧を供給することができる駆動回路を 提供することを目的としている。

[0014]

【課題を解決するための手段】本発明の表示装置の駆動 回路は、階調を示すディジタルの映像信号を復号するデ コーダと、複数の基準電圧を供給する基準電圧源と、デ コーダの出力に応じて基準電圧源の基準電圧を選択して 出力する基準電圧選択回路とを備えた表示装置の駆動回 路において、上記基準電圧選択回路の出力を電流増幅器 を介して表示装置に供給することが出来るので、そのこ 30 容易に作成することができるようになる。 とにより上記目的が達成される。

【0015】上記基準電圧源が接地電圧に対する1又は 2以上の電源電圧を分圧することにより各階調に対応す る基準電圧を得る回路であってもよい。

【0016】上記基準電圧選択回路がデコーダの出力に 応じて1又は2の基準電圧を選択し、1つの基準電圧を 選択した場合にこの電圧を出力し、2つの基準電圧を選 択した場合にはこれらの電圧を分圧した中間の電圧を出 力することにより各階調に対応する出力電圧を得る回路 であってもよい。

[0017]

【作用】電流増幅器は入力インピーダンスが大きく出力 インピーダンスが小さいため、入力側に僅かな電流を供 給するだけで、表示装置が必要とする大きな電流を出力 させることができる。従って、基準電圧源は、ほとんど 電流を供給する必要がなくなり、容量の小さい電源でも 足りるようになる。

【0018】この結果、本発明によれば、大容量の電源 を各階調に対応する電圧ごとにそれぞれ用意するという 必要がなくなり、電流増幅器にのみ大容量の電源を供給 50 換して出力する駆動回路1について説明する。

すればよくなるので、電源の构成を簡素化することがで きるようになる。

【0019】また、例えば従来の駆動回路の多数の基準 電圧を抵抗等による分圧によって得たとすると、ここか ら大きな電流を供給すれば、各抵抗等での電圧降下が変 化して出力電圧も大きく変動することになる。ところ が、このように基準電圧源からほとんど電流を供給する 必要がなくなると、請求項2の発明に示すように、各階 調に対応する多数の基準電圧をそれよりも少ない数の電 源電圧を分圧して得たものとしても、出力電圧が変動す るようなことはなくなる。また、請求項3の発明に示す ように、基準電圧選択回路が1又は2の基準電圧を選択 し、1つの基準電圧を選択した場合にこの電圧を出力 し、2つの基準電圧を選択した場合にはこれらの電圧を 分圧した中間の電圧を出力するようにしたとしても、出 力電圧が変動するということがなくなる。そして、これ らいずれの場合にも少ない種類の電圧に基づいて各階調 に対応する多数の出力電圧を得ることができるようにな

【0020】この結果、本発明によれば、駆動回路を集 稅化した場合に、外部から供給する電源の種類を少なく して入力端子数を削減することができるようになる。し かも、階調数は、ディジタルの映像信号のビット数の増 加に応じて指致的に増加するので、このビット数が大き くなると、各階調に対応する電源電圧をそれぞれ別個に LSIに供給することはほとんど不可能となる。このた め、上記のようにして外部から供給する電源の種類を少 なくすることができれば、多数ピットによる豊富な階調 の映像信号を取り扱うことができる駆動回路のLSIを

【0021】しかも、基準電圧源と電流増幅器との間の 基準電圧選択回路にも僅かな電流しか流れないため、こ こで使用するアナログスイッチ等のインピーダンスが高 い場合にも電圧降下がほとんど生じないので、出力電圧 に影響を与えるようなことがなくなる。従って、駆動回 路を集積化した場合に、基準電圧選択回路にチップ上で の占有面積が小さい素子を使用することができ、これに よって電流増幅器を増設するための回路スペースを確保 して、LSIのチップ面積が増加するのを防止すること 40 もできる。

[0022]

【実施例】本発明を実施例について以下に説明する。

【0023】図1に本発明の第1実施例にかかる駆動回 路のプロック図を示す。なお、前配図8に示した従来例 と同様の機能を有する構成部材には同じ番号を付記す

【0024】本実施例は、カラー液晶表示装置のソース ドライバLS I に用いられ、前記図7と同様に、3ビッ トのディジタルデータを8段階のアナログ駆動信号に変

【0025】3ピットのディジタルデータDo~Daは、 サンプリングフリップフロップ11にパラレルに入力さ れるようになっている。サンプリングフリップフロップ 11は、3個のDフリップフロップをパラレルに配置し た回路であり、各Dフリップフロップのデータ入力Dに ディジタルデータDo~Dzの各ピットが入力されるよう になっている。また、各Dフリップフロップのクロック 入力CKには、対応するサンプリングパルスTsuraがそ れぞれ入力されるようになっている。従って、このサン プリングフリップフロップ11は、サンプリングパルス 10 Tsuesの立ち上がり時に3ピットのディジタルデータD □~D□をラッチしてサンプリングし、以降次のサンプリ ングパルスTsuraの立ち上がりまでラッチしたディジタ ルデータDo~Dzを出力Qから出力することになる。

【0026】上記サンプリングフリップフロップ11か ら出力される3ピットのディジタルデータDo~Doは、 ホールドフリップフロップ12にパラレルに入力される ようになっている。ホールドフリップフロップ12も、 3個のDフリップフロップをパラレルに配置した回路で あり、各Dフリップフロップのデータ入力Dにディジタ 20 う。 ルデータDo~Doの各ピットが入力されるようになって いる。また、各Dフリップフロップのクロック入力CK には、出力パルスOEがそれぞれ入力されるようになっ ている。従って、このホールドフリップフロップ12 は、出力パルスOEの立ち上がり時に3ピットのディジ タルデータDo~Doをラッチし、以降次の出力パルスO Eの立ち上がりまでラッチしたディジタルデータDo~ D2を出力Qから出力し続けることになる。

【0027】上記ホールドフリップフロップ12から出 ーダ13にパラレルに入力されるようになっている。デ コーダ13は、3ビットのディジタルデータD₀~D₂を 復号し、8つの出力のうちこのディジタルデータDo~ D2の値(10進法で0から7の値をとる)に1対1で 対応する1つの出力の論理値のみを"1"として選択 し、他の7つの出力の論理値を"0"とする回路であ る。また、このデコーダ13の8つの出力は、8個のア ナログスイッチ14の制御入力にそれぞれ接続されてい る。アナログスイッチ14は、MOS・FETを使用し た無接点スイッチ回路であり、制御入力の論理値が 40 "1"となる場合に入出力間を導通させるようになって いる。

【0028】上記8個のアナログスイッチ14の入力に は、それぞれ基準電圧源から供給される8種類の基準電 圧Vo~Vrが入力されるようになっている。この基準電 圧Vo~V7は、各電圧がVo<V1<V2<V3<V4<V5 <V6 <V1の関係にあるD/A変換のためのアナログ基 準電圧である。また、8個のアナログスイッチ14の出 力は、一括されて電流増幅器15の入力に接続されてい る。電流増幅器15は、入力インピーダンスが大きく出 50 なっても電圧降下は僅かとなるので問題が生じない。従

カインピーダンスが小さいパッファアンプであり、入力 電圧がそのまま出力電圧となるが、入力側にはほとんど 電流が流入せず、出力側から大きな電流を取り出すこと ができるようになっている。そして、この電流増幅器1 5の出力がアナログ駆動信号O』として駆動回路1から

出力されることになる。 【0029】上記構成の駆動回路1の動作を説明する。 【0030】3ビットのディジタルデータDo~Doは、 サンプリングパルスTsuraの立ち上がり時にサンプリン グフリップフロップ11にラッチされサンプリングが行 われる。また、このサンプリングフリップフロップ11 にラッチされたディジタルデータDo~Doは、出力パル スOEの立ち上がり時にホールドフリップフロップ12 にラッチされる。そして、このホールドフリップフロッ プ12は、次の出力パルスOEが立ち上がるまでラッチ したディジタルデータDo~D2の出力を保持し続ける。 また、サンプリングフリップフロップ11は、この間に 再びサンプリングパルスTsxrnが立ち上がり次のディジ タルデータDo~Doをラッチして順次サンプリングを行

【0031】上記ホールドフリップフロップ12から出 カされるディジタルデータDo~D2は、デコーダ13に 入力される。デコーダ13は、このディジタルデータD 0~D2の値に対応するいずれか1つの出力のみを"1" として、この出力に制御入力が接続するアナログスイッ チ14を導通させる。すると、このアナログスイッチ1 4に入力されるいずれかの基準電圧Vo~V1が電流増幅 器15に入力される。そして、この電流増幅器15から 出力されるアナログ駆動信号O。が駆動回路1の出力と 力される3ビットのディジタルデータ $D_0 \sim D_2$ は、デコ30 して図示しない液晶表示装置の絵素に送られることにな

> 【0032】ここで、電流増幅器15は、入力インピー ダンスが大きく出力インピーダンスが小さいため、入力 側にほとんど電流が流入することなく、液晶表示装置の 絵素に十分の大きさの電流を供給することができる。従 って、基準電圧Vo~Vrを供給する基準電圧源は、電流 増幅器15に僅かな電流を供給するだけでいいので、容 量の小さい電源でも足りるようになる。

【0033】この結果、本実施例によれば、基準電圧源 は、8段階の各基準電圧Vo~V1ごとに大容量の電源を 用意する必要がなくなり、この基準電圧Vo~Vrを電流 増幅する電流増幅器15にのみ大容量の電源を供給すれ ばよくなるので、電源の構成を簡素化することができる ようになる。

【0034】また、従来は、各アナログスイッチ14に 大きな駆動電流がそのまま流れていたため、ON抵抗を できるだけ小さくする必要があった (例えば3 k Ω以 下)。しかしながら、本実施例では、アナログスイッチ 14にほとんど電流が流れないため、ON抵抗が大きく

って、各アナログスイッチ14のLSIチップ上に占め るレイアウト面箱を縮小することができるので、これに よって電流増幅器15の占有面積の増加分を補い、ソー スドライバLSIが従来よりも大きくなるのを防止する ことができる。

【0035】図2及び図3に本発明の第2実施例を示 す。図2は駆動回路のプロック図、図3は図2の駆動回 路を組み合わせたソースドライバLSIのプロック図で ある。なお、上記図7、図8及び図1に示した従来例及 び第1 実施例と同様の機能を有する構成部材には同じ番 10 タルデータは、RGBの各色ごとにそれぞれの駆動回路 号を付記する。

【0036】本実施例は、カラー液晶表示装置のソース ドライバLSIに用いられ、4ビットのディジタルデー タを16段階のアナログ駆動信号に変換して出力する駆 動回路1について説明する。

【0037】4ビットのディジタルデータDo~Daは、 サンプリングフリップフロップ11及びホールドフリッ プフロップ12を介してデコーダ13にパラレルに入力 されるようになっている。そして、サンプリングフリッ プフロップ11及びホールドフリップフロップ12は、 それぞれ4個のDフリップフロップをパラレルに配置し た回路であり、また、デコーダ13も4ピットのディジ タルデータDo~Doを復号し16の出力を選択する回路 であるという点を除き、上記図1に示した第1実施例と 同様の構成である。

【0038】上記デコーダ13の16の出力は、16個 のアナログスイッチ14の制御入力にそれぞれ接続され ている。この16個のアナログスイッチ14の入力に は、それぞれ分圧回路2から供給される16段階の基準 電圧 Vo ~ V15 が入力されるようになっている。また、 この16個のアナログスイッチ14の出力は、一括され て電流増幅器15の入力に接続されている。このアナロ グスイッチ14及び電流増幅器15も、図1に示した第 1 実施例と同様のものである。そして、この電流増幅器 15の出力がアナログ駆動信号O。として駆動回路1か ら出力されることになる。

【0039】上記基準電圧Vo~V15は、各電圧がVo< V₁ < V₂ < ~ < V₁₄ < V₁₅ の関係にあるD/A変換のた めのアナログ基準電圧であり、外部の電源から供給され 圧回路2によって生成されたものである。分圧回路2 は、15個の抵抗Rを直列に接続し、各抵抗R間のノー ド及びこれら直列接続された抵抗Rの両端のノードにそ れぞれ電流増幅器21を接続した回路である。そして、 外部からの5種類の電圧 Vo、 V4、 V8、 V12、 V 15 は、それぞれ電圧 Vo、 V4 の間、電圧 V4、 V8 の間及 び電圧Ve、V12の間に4個の抵抗Rを介すと共に、電 圧V12、V16の間に3個の抵抗Rを介するように、これ ら15個の抵抗Rの直列回路に入力されるようになって いる。また、この分圧回路 2 における各電流増幅器 21 50 $V_5 \sim V_7$ 、 $V_9 \sim V_{11}$ は、それぞれ 4 個の抵抗 R によっ

の出力が上記基準電圧Vo~V16として、駆動回路1に 供給されることになる。

【0040】ソースドライバLSIは、図3に示すよう に、映像信号におけるRGBの3色にそれぞれ対応して 上記駆動回路1を3個ずつ1組とし、合計で40組、即 ち120個備えている。RGBの各色の映像信号は、そ れぞれ4ビットずつのディジタルデータによって構成さ れ、これによって各色ごとに16段階の階調を表示でき るようになっている。また、この4ピットずつのディジ 1に12ピットずつ順次シリアルに送られるようになっ ている。

【0041】サンプリングパルスTsuri~Tsurioは、 図示しないシフトクロック回路によって一定周期ごとに 発生される40種類のパルスであり、この一定周期の間 に順次異なるタイミングで出力されるそれぞれのサンプ リングパルス Tsuri~Tsurio が各組の3個の駆動回路 1に入力されるようなっている。従って、各組の駆動回 路1では、このサンプリングパルスTsuri~Tsurioに 20 よってRGBの各色のディジタルデータを4ビットずつ 順にサンプリングし保持する。

【0042】また、出力パルス〇Eは、サンプリングパ ルスTsuri~Tsureoの1周期ごとに発せられるパルス である。従って、全ての駆動回路1は、それぞれのタイ ミングでサンプリングしたディジタルデータを、この出 カパルスOEによって一斉にアナログ駆動信号O1~O 120 に変換し、この駆動信号〇1~〇120の出力を次の出 カパルスOEが発せられるまで保持することができる。

【0043】分圧回路2は、全ての駆動回路1に共通し 30 て1個だけ設けられ、図2に示すように外部の電源から 供給される電圧Vo、V4、V8、V12、V15に基づいて 16段階の基準電圧Vo~V15を生成し、電流増幅器2 1を介して各駆動回路1に供給するようになっている。 【0044】上記構成の駆動回路1の動作を説明する。

【0045】図2に示すように、ディジタルデータDo ~D₃は、サンプリングフリップフロップ11でサンプ リングされホールドフリップフロップ12で保持され て、デコーダ13及びアナログスイッチ14によってD /A変換され、電流増幅器15を介しアナログ駆動信号 る 5 種類の電圧 V_0 、 V_4 、 V_8 、 V_{12} 、 V_{15} に基づき分 40 O_8 として駆動回路 1 から出力される。そして、入力さ れるディジタルデータDo~Doが4ビットであり、出力 されるアナログ駆動信号Oaが16段階の階調を有する 点以外は、上記図1に示した実施例の場合と同様であ

> 【0046】ただし、本実施例では、外部の電源が供給 する 5 種類の電圧 Vo、 V4、 V8、 V12、 V15 に基づい て16段階の基準電圧Vo~V15を生成する。即ち、基 準電圧 Vo、 V4、 V8、 V12、 V15 は、外部からの電圧 をそのまま出力したものであるが、基準電圧V1~V3、

て分圧されたものとなる。また、基準電圧V18、V 14は、3個の抵抗Rによって分圧されたものとなる。従 って、これら16段階の各基準電圧Vo~V15は、5種 類の電圧 Vo、 Va、 Vu、 V12、 V15 に基づきそれぞれ 表1の値を示すことになる。

[0047]

【表1】

10進致		2	電 圧		
1000	dз	ď	đ	g	2 /
0	0	0	0	0	Vo
1	0	0	0	1	3 Vo+V4 4
2	0	0	1	0	<u>Vo+₩</u> 2
3	0	0	1	1	<u>Vo+3₩</u> 4
4	0	1	0	0	V4
5	0	1	0	1	3V4+V8 4
6	0	1	1	0	<u>\\dagger + \text{ 8}{2}</u>
7	0	1	1	1	<u>V4 +3V8</u> 4
8	٩	0	0	0	۷a
9	1	0	0	1	3 V8+V12 4
10	1	0	1	0	Va+V12 2
11	1	0	1	٩	<u>V8+3V12</u> 4
12	1	1	0	0	V12
13	1	1	0	1	<u>2V12+V15</u> 3
14	1	1	1	0	<u>∀12+2∀15</u> ,3
15	1	1	1	1	V15

【0048】そして、このようにして生成された基準電 圧 Vo~ V15 は、それぞれ電流増幅器 2 1を介して各ア ナログスイッチ14に入力されることになる。

【0049】ここで、上記基準電圧Vo~V15は、分圧 回路2の電流増幅器21と駆動回路1の電流増幅器15 を介して出力されることになる。従って、電流増幅器2 1の入力にほとんど電流を供給することなく、電流増幅 器15の出力から大きな電流を取り出すことができるの で、各基準電圧Vo~V15を分圧回路2の抵抗Rで分圧 して生成することが可能となる。

【0050】この結果、本実施例の場合には、基準電圧 源の質流容量が小さなもので足りるだけでなく、外部の 電源から5種類の電圧Vo、V4、V8、V12、V15を供 給するだけで、ソースドライパLSI内部で16段階の 基準電圧Vo~V16を生成することができるようになる 50 4のみON抵抗が2倍の抵抗値2Rとなるように形成さ

10

ので、LSIの入力端子数を削減することができるよう になる。即ち、図1に示した第1実施例では、8段階の 基準電圧Vo~V1で足りたが、本実施例のように16段 階の基準電圧Ⅴ₀~Ⅴ₁₅を使用する場合には、そのまま ではこの基準電圧 Vo~ V15の入力のために16の入力 端子が必要となる。そして、さらにディジタルデータの ビット数を増やすと、階調数も指数的に増加することに なり、それに応じた数の入力端子を設けることは、現実 にはほとんど不可能となる。このため、本実施例のよう 10 にして外部から電源が供給する電圧の種類を少なくする ことができれば、入力端子数に制約されることなく、多 数ピットによる豊富な階調の映像信号を取り扱うソース ドライバLSIを作成できるようになる。

【0051】なお、本実施例では、分圧回路2における 各基準電圧 Vo~ V15 の出力にそれぞれ電流増幅器 2 1 を設けたが、駆動回路1の電流増幅器15の入力インビ ーダンスが十分に大きい場合には、これらの電流増幅器 21を省略することもできる。

【0052】図4乃至図6に本発明の第3実施例を示 20 す。図4は駆動回路のプロック図、図5及び図6はそれ ぞれアナログスイッチのON時における等価回路であ る。なお、上記図7、図8及び図1~図3に示した従来 例及び実施例と同様の機能を有する構成部材には同じ番 号を付記する。

【0053】本実施例は、図1に示した第1実施例と同 様に、カラー液晶表示装置のソースドライバレSIに用 いられ、3ピットのディジタルデータを8段階のアナロ グ駆動信号に変換して出力する駆動回路1について説明 する。

30 【0054】3ピットのディジタルデータD₀~D₂は、 図1に示した第1実施例と同様に、サンプリングフリッ プフロップ11及びホールドフリップフロップ12を介 してデコーダ13にパラレルに入力されるようになって いる。

【0055】ただし、本実施例のデコーダ13は、5つ の出力によって構成され、ディジタルデータDo~D2の 値に対応して出力を1つ又は2つだけ"1"とするよう になっている。従って、このデコーダ13の出力に制御 入力が接続されるアナログスイッチ14も5個設けら 40 れ、各アナログスイッチ14には、5種類の基準電圧V o、V2、V4、V6、V7がそれぞれ入力されるようにな っている。そして、ディジタルデータDo~D2がデコー ダ13に入力されると、1個又は2個のアナログスイッ チ14が導通して5種類の基準電圧Vo、V2、V4、 V₆、V₇のいずれか1又は2種類を出力することにな

【0056】また、上記各アナログスイッチ14は、〇 N抵抗が共に抵抗値Rとして等しくなるように形成され ているが、基準電圧Voを入力するアナログスイッチ1

11

れている。そして、この5個のアナログスイッチ14の 出力は、一括されて電流増幅器15の入力に接続され、 この電流増幅器15の出力がアナログ駆動信号O。とし て駆動回路1から出力されることになる。

【0057】上記構成の駆動回路1の動作を説明する。

【0058】図1に示した第1実施例と同様に、ディジタルデータ $D_0 \sim D_2$ は、サンプリングフリップフロップ 11でサンプリングされホールドフリップフロップ12で保持されてデコーダ13に送られるようになっている。

【0059】ただし、本実施例では、デコーダ13がこのディジタルデータDo~Dzに対応して1個又は2個のアナログスイッチ14を導通させる。ここで、ON抵抗が同じ抵抗値Rとなるアナログスイッチ14が同時に導通した場合には、例えば図5に示すように、これらのアナログスイッチ14に入力される基準電圧が等分に分圧された電圧が出力されることになる。また、例えば図6に示すように、ON抵抗が2倍の抵抗値2Rとなるアナログスイッチ14と他のアナログスイッチ14とが同時に導通した場合には、これらのアナログスイッチ14に20入力される基準電圧が2対1に分圧された電圧が出力されることになる。そして、このデコーダ13に入力するディジタルデータDo~Dzの各値に応じた出力電圧は、表2に示す通りとなる。

[0060]

【表2】

1 〇進数	2進数		デコード出力					TJ Æ	
I UES	d ₂	đı	do	So	52	S4	Sø	S 7	77 11
0	0	0	0	1	0	0	0	0	٧o
1	0	0	1	1	1	0	٥	0	<u>V0+2V₂</u> 3
2	0	1	0	0	9	0	0	0	٧a
3	0	~	1	0	1	1	0	0	<u>\\\ 2</u>
4	٩	0	0	0	0	9	0	0	V۵
5	1	0	1	0	0	1	1	0	<u> </u>
6	9	1	0	0	0	0	1	0	٧o
7	1	1	1	0	0	0	0	1	٧,

【0061】この結果、本実施例の場合にも、基準電圧源の電流容量が小さなもので足りるだけでなく、図2に示した第2実施例と同様に、外部の電源から5種類の電圧 V_0 、 V_2 、 V_4 、 V_6 、 V_7 を供給するだけで、ソースドライパLSI内部で8段階の電圧を出力することができるようになるので、LSIの入力端子数を削減するこ

とができるようになる。

【0062】なお、本実施例で電圧V。を入力するアナログスイッチ14のON抵抗のみを他のアナログスイッチ14のON抵抗のみを他のアナログスイッチ14の2倍に設定したのは、液晶表示装置の低電圧部分での特性が非線形となるので、これを補償するためである。また、上記第2実施例や本実施例では、それぞれ基準電圧源から5種類の電圧を供給するようにしているが、これは、液晶表示装置における入力電圧と階調表示との関係の非線形性の補正やガンマ補正を外部からこれらの電圧を調整して行うことができるようにするためである。従って、外部の電源が供給する電圧の種類はさらに少なくすることが可能であり、例えば第2実施例における電圧V。と電圧V12との間の特性が実用上線形とみなしてよいとすれば、電圧V0を省略して4種類の電圧を供給するだけでよくなる。

12

[0063]

【発明の効果】以上の説明から明らかなように、本発明の表示装置の駆動回路によれば、各階調ごとに大容量の電源を用意する必要がなくなり、電源回路を簡素化することができるようになる。また、分圧によって各階調に対応する多数の電圧を得ることができるので、駆動回路を集積化した場合にも、電源用の入力端子数を少なくすることができるようになる。

【図面の簡単な説明】

【図1】本発明の第1実施例を示すものであって、駆動 回路のプロック図である。

【図2】本発明の第2実施例を示すものであって、駆動 回路のプロック図である。

【図3】本発明の第2実施例を示すものであって、図2 30 の駆動回路を組み合わせたソースドライバLSIのプロック図である。

【図4】本発明の第3実施例を示すものであって、駆動 回路のプロック図である。

【図5】本発明の第3実施例を示すものであって、アナログスイッチのON時における等価回路である。

【図6】本発明の第3実施例を示すものであって、アナログスイッチのON時における等価回路である。

【図7】従来例を示すものであって、ソースドライバLSIのプロック図である。

40 【図8】従来例を示すものであって、駆動回路のプロック図である。

【符号の説明】

- 1 駆動回路
- 2 分圧回路
- 13 デコーダ
- 14 アナログスイッチ
- 15 電流増幅器

【図1】 【図2】 Tempa Œ TSMPn OE 13 【図3】 【図4】 TEMPA 【図7】 R(Ruppy)-C(cocoo) - F B(B)B(B) TEMP2 【図5】 【図6】

【図8】

